Performance of digital adder architectures in 180nm CMOS standard-cell technology
Date issued
2016
Journal Title
Journal ISSN
Volume Title
Publisher
Západočeská univerzita v Plzni
Abstract
Description
Subject(s)
sčítání, zpoždění, počítačová architektura, poptávka po energii, logická brána, technologie CMOS, teorie složitosti
Citation
2016 International Conference on Applied Electronics: Pilsen, 6th – 7th September 2016, Czech Republic, p.211-214.