Verifikace bezpečnostně kritických a bezpečnostních systémů kontroly a řízení metodou model checking a strukturálním testováním

Show simple item record
dc.contributor.authorAusberger, Tomášcs
dc.date.accepted2025-04-07
dc.date.accessioned2026-02-21T20:33:47Z
dc.date.available2023-01-09
dc.date.available2026-02-21T20:33:47Z
dc.date.issued2024-02-28
dc.date.submitted2024-02-28
dc.description.abstractTato disertace se zabývá problematikou bezpečnostně kritických systémů a systémů kontroly a řízení (I&amp;C) souvisejících s bezpečností (bezpečnostní I&amp;C systémy).<br>Prvním přínosem této disertace je nová metoda pro verifikaci konečně-stavových algoritmů v jazyku funkčně blokových schémat (FBD) metodou model checking. Tato nová metoda je založena na funkčně-ekvivalentní formalizaci FBD algoritmu a jeho následném ověření. Jsou zde také prokázány podmínky, za kterých lze výsledky metody model checking pro formalizovaný algoritmus očekávat i pro původní algoritmus. Dále jsou zde popsány podmínky pro implementaci algoritmů v cílovém I&amp;C systému, za kterých lze výsledky metody model checking s určitou mírou pravděpodobnosti očekávat i pro chování výsledného běžícího I&amp;C systému. Tato disertace navíc také obsahuje rozšíření této metody, které umožňuje její využití i pro konečně-stavové sub-grafy obecných FBD algoritmů.<br>Druhým přínosem je nová metoda pro automatické generování testovacích případů pro FBD algoritmy a metoda strukturálního testování I&amp;C systémů implementujících tyto algoritmy ve svém aplikačním software. Metoda pro generování testovacích případů je založena na analytickém přístupu a poskytuje informaci o tom, kterou část chování daného algoritmu nelze otestovat. Tato metoda je schopná generovat testovací případy i pro FBD algoritmy se zpětnovazebnými smyčkami, funkčními bloky s vnitřními stavy a zpožďujícími časovači. I tuto metodu lze rozšířit pro použití na konečně-stavových sub-grafech obecných FBD algoritmů. Strukturální testování je zajištěno pomocí Hardware-In-the-Loop (HIL) nebo Software-In-the-Loop (SIL) testování daného I&amp;C systému podle vygenerovaných testovacích případů.<br>Třetím přínosem je nový verifikační proces, který využívá tyto nové metody pro verifikaci algoritmů metodou model checking, generování testovacích případů a strukturální testování I&amp;C systémů. Tento proces byl navržen tak, aby vyhovoval většině norem, které se zabývají vývojem a verifikací bezpečnostně kritických systémů a systémů souvisejících s bezpečností. Zároveň je ale tak jednoduchý, aby bylo možné ho snadno využívat i v průmyslovém prostředí. Tento proces byl již úspěšně využit k verifikaci reálného bezpečnostního I&amp;C systému jaderné elektrárny.cs
dc.description.abstract-translatedThis thesis outlines the development and verification of safety-critical and safety-related Instrumentation and Control (I&amp;C) systems.<br>The thesis presents a new method for model checking of finite-state Function Block Diagram (FBD) algorithms by functionally-equivalent formalisation and model checking of the formalised FBD algorithm; the thesis also proves conditions under which can be the model-checking results for the formalised FBD algorithm assumed even for the original FBD algorithm. Furthermore, the thesis specifies conditions for the implementation of FBD algorithms in an I&amp;C system's application software, under which can be the model checking results expected with a certain degree of probability in the behaviour of the I&amp;C system executing its application software. Although the presented method is limited to finite-state FBD algorithms, the thesis also provides an extension for verifying finite-state sub-graphs of generic FBD algorithms.<br>The thesis also presents new methods for generating test cases and model-based testing of a finite-state FBD algorithm implemented in a target I&amp;C system. The test case generation method is based on an analytic approach and provides information about which behaviour of an FBD algorithm cannot be tested. The method can generate test cases even for FBD algorithms with feedback loops, function blocks with inner states and delaying timers. Again, the presented method can be extended for generating test cases for finite-state sub-graphs of generic FBD algorithms. The model-based testing is represented by grey-box Hardware-In-the-Loop (HIL) or Software-In-the-Loop (SIL) testing of the target I&amp;C system.<br>Finally, the thesis presents a new verification process utilising the presented methods for model checking of FBD algorithms, test case generation and model-based testing of an I&amp;C system. This process is compatible with most standards addressing the development and verification of safety-related I&amp;C systems. Nonetheless, the verification process remains simple, straightforward and easy to adopt in industry. The presented process has already been successfully employed for verification of a real safety-related I&amp;C system in a nuclear power plant.en
dc.description.departmentKatedra kybernetikycs
dc.description.resultObhájenocs
dc.format175
dc.identifier101112
dc.identifier.urihttp://hdl.handle.net/11025/66788
dc.language.isoen
dc.publisherZápadočeská univerzita v Plznics
dc.rightsPlný text práce je přístupný bez omezenícs
dc.rights.accessopenAccesscs
dc.subjectmodel checkingcs
dc.subjectformální verifikacecs
dc.subjectbezpečnostně kritický softwarecs
dc.subjectbezpečnostcs
dc.subjectsystémy související s bezpečnostícs
dc.subjectbezpečnostní systémycs
dc.subjectbezpečnostně kritické systémycs
dc.subjectstrukturální testovánícs
dc.subjectautomatické generování scénářů testůcs
dc.subjectFBDcs
dc.subjectfunkční blokycs
dc.subjectjaderná elektrárnacs
dc.subjectI&amp;Ccs
dc.subjectměření a řízenícs
dc.subjectPLCcs
dc.subjectprogramovatelný logický automatcs
dc.subjectIEC standardycs
dc.subjectfunkčně ekvivalentní formalizacecs
dc.subjectformalizacecs
dc.subject.translatedmodel checkingen
dc.subject.translatedformal verificationen
dc.subject.translatedsafety-critical softwareen
dc.subject.translatedsafety-related systemen
dc.subject.translatedsafetyen
dc.subject.translatedsafety systemen
dc.subject.translatedsafety-critical systemen
dc.subject.translatedmodel-based testingen
dc.subject.translatedautomated test case generationen
dc.subject.translatedFBDen
dc.subject.translatedfunction block diagramen
dc.subject.translatednuclear power planten
dc.subject.translatedI&Cen
dc.subject.translatedinstrumentation and controlen
dc.subject.translatedPLCen
dc.subject.translatedprogrammable logic controlleren
dc.subject.translatedIEC standardsen
dc.subject.translatedfunctionally-equivalent formalisationen
dc.subject.translatedformalisationen
dc.thesis.degree-grantorZápadočeská univerzita v Plzni. Fakulta aplikovaných vědcs
dc.thesis.degree-levelDoktorskýcs
dc.thesis.degree-namePh.D.cs
dc.thesis.degree-programKybernetikacs
dc.titleVerifikace bezpečnostně kritických a bezpečnostních systémů kontroly a řízení metodou model checking a strukturálním testovánímcs
dc.title.alternativeModel checking and model-based testing of safety-critical and safety-related I&amp;C systemsen
dc.typedisertační prácecs
local.files.count5*
local.files.size3321172*
local.has.filesyes*
local.relation.IShttps://portal.zcu.cz/StagPortletsJSR168/CleanUrl?urlid=prohlizeni-prace-detail&praceIdno=101112

Files

Original bundle
Showing 1 - 5 out of 5 results
No Thumbnail Available
Name:
Tomas Ausberger - Doctoral Thesis.pdf
Size:
1.64 MB
Format:
Adobe Portable Document Format
Description:
VŠKP
Download
No Thumbnail Available
Name:
Tomas Ausberger - Autoreferat.rar
Size:
643.7 KB
Format:
Description:
VŠKP - příloha
Download
No Thumbnail Available
Name:
PB_Ausberger_A24P9922K.pdf
Size:
331.41 KB
Format:
Adobe Portable Document Format
Description:
Průběh obhajoby VŠKP
Download
No Thumbnail Available
Name:
PO1_Ausberger_A24P9922K.pdf
Size:
230.88 KB
Format:
Adobe Portable Document Format
Description:
Posudek oponenta VŠKP
Download
No Thumbnail Available
Name:
PO2_Ausberger_A24P9922K.pdf
Size:
354.44 KB
Format:
Adobe Portable Document Format
Description:
Posudek oponenta VŠKP
Download

Collections

Dissertations (KKY)