Návrh a simulace FT plánovacího algoritmu pro vícejádrový procesor a RT aplikace

Abstract

Zvýšené požadavky na větší výpočetní výkon se nevyskytují pouze v oblasti PC, ale také v oblasti vestavěných počítačových systémů. Současné vestavěné systémy s požadavkem na zvýšený výpočetní výkon lze nalézt v mnoha aplikacích počínaje jejich využitím v domácnosti, zařízeních pro zábavu a v automobilech [1]. Navíc zejména v posledním jmenovaném využití přistupují požadavky na bezpečnost a spolehlivost zařízení. V budoucnosti lze předpokládat, že současný trend využití multiprocesorů ve spotřební elektronice se více projeví také v automobilovém a leteckém průmyslu. Přitom vícejádrové procesory nejsou výhodné pouze s ohledem na zvýšený výkon, ale nabízí také příležitost zvýšit spolehlivost zařízení zavedením redundantních prvků, které mohou být pružně implementovány i prostřednictvím SW. Uvažované vestavěné systémy často mají také zvýšené požadavky na dodržení časových limitů výpočtu, což je výzvou pro zdokonalování plánování úkolů ve vícejádrových procesorech, zejména pokud jde o globální dynamické real-time plánovače úkolů. Uvedené okolnosti spolu se zvýšenými požadavky týkajícími se spolehlivosti systému jsou motivací pro vývoj nových přístupů k vývoji SW. Zejména jsou zapotřebí plánovací postupy, které způsobí zvýšení odolnosti systému proti přechodným poruchám s minimální potřebou dodatečného HW, takže výsledný systém vyjde jako schopnější konkurence a zároveň jako cenově dostupný. K vyhodnocení výhod nově navrženého dynamického plánovacího algoritmu LB-Pfair pro vícejádrové procesory a časově kritické aplikace s uvažováním výskytu přechodných poruch HW je v předložené disertační práci využita metoda diskrétní simulace orientované na události.