Vývojový modul s programovatelným logickým polem FPGA
| dc.contributor.advisor | Petránková, Zuzana | |
| dc.contributor.advisor | Petránková, Zuzana | |
| dc.contributor.author | Kuthan, Vít | |
| dc.contributor.referee | Linhart, Richard | |
| dc.date.accepted | 2013-05-30 | |
| dc.date.accessioned | 2014-02-06T12:49:16Z | |
| dc.date.available | 2012-10-15 | cs |
| dc.date.available | 2014-02-06T12:49:16Z | |
| dc.date.issued | 2013 | |
| dc.date.submitted | 2013-05-09 | |
| dc.description.abstract | Cílem práce je navrhnout vývojový modul s programovatelným logickým polem FPGA. Ukázat na výhody a nevýhody použití FPGA a s tím spojené problémy, které je nutné řešit při použití programovatelných polí. Práce se zabývá teorií kolem obvodů FPGA, představením modelové řady Altera Cyclone II a popisuje zvolené řešení při návrhu vývojového modulu. | cs |
| dc.description.abstract-translated | The aim of the master thesis is to create a design of a development kit with a field programmable gate array (FPGA). Point to advantages and disadvantages of using FPGAs and associated issues that must be resolved by using programmable arrays. This work deals with a theory about FPGA circuits, introduces Altera Cyclone II devices and describes the design solution of the development kit. | en |
| dc.description.department | Katedra aplikované elektroniky a telekomunikací | cs |
| dc.description.result | Obhájeno | cs |
| dc.format | 21 s., 8 s. | cs |
| dc.format.mimetype | application/pdf | |
| dc.identifier | 54062 | |
| dc.identifier.uri | http://hdl.handle.net/11025/9210 | |
| dc.language.iso | cs | cs |
| dc.publisher | Západočeská univerzita v Plzni | cs |
| dc.rights | Plný text práce je přístupný bez omezení. | cs |
| dc.rights.access | openAccess | en |
| dc.subject | vývojový modul | cs |
| dc.subject | programovatelné logické pole | cs |
| dc.subject | FPGA | cs |
| dc.subject | Altera | cs |
| dc.subject | Cyclone II | cs |
| dc.subject.translated | development kit | en |
| dc.subject.translated | programmable logic device | en |
| dc.subject.translated | FPGA | en |
| dc.subject.translated | Altera | en |
| dc.subject.translated | Cyclone II | en |
| dc.thesis.degree-grantor | Západočeská univerzita v Plzni. Fakulta elektrotechnická | cs |
| dc.thesis.degree-level | Navazující | cs |
| dc.thesis.degree-name | Ing. | cs |
| dc.thesis.degree-program | Elektrotechnika a informatika | cs |
| dc.title | Vývojový modul s programovatelným logickým polem FPGA | cs |
| dc.title.alternative | Development module based on programmable logic array FPGA | en |
| dc.type | diplomová práce | cs |
| local.relation.IS | https://portal.zcu.cz/StagPortletsJSR168/CleanUrl?urlid=prohlizeni-prace-detail&praceIdno=54062 |
Files
Original bundle
1 - 4 out of 4 results
No Thumbnail Available
- Name:
- Kuthan_Vit__diplomova_prace_(2013).pdf
- Size:
- 952.22 KB
- Format:
- Adobe Portable Document Format
- Description:
- Plný text práce
No Thumbnail Available
- Name:
- 054062_vedouci.pdf
- Size:
- 275.89 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek vedoucího práce
No Thumbnail Available
- Name:
- 054062_oponent.pdf
- Size:
- 385.59 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek oponenta práce
No Thumbnail Available
- Name:
- 054062_hodnoceni.pdf
- Size:
- 137.62 KB
- Format:
- Adobe Portable Document Format
- Description:
- Průběh obhajoby práce