Analyzátor rozhranní JTAG

Show simple item record
dc.contributor.advisorDudáček, Karel
dc.contributor.authorVýškrabka, Lukáš
dc.contributor.refereeVavřička, Vlastimil
dc.date.accepted2013-06-06
dc.date.accessioned2014-02-06T12:43:41Z
dc.date.available2012-10-15cs
dc.date.available2014-02-06T12:43:41Z
dc.date.issued2013
dc.date.submitted2013-05-10
dc.description.abstractTato práce poskytuje informace o rozhraní JTAG, jeho vlastnostech a s ním spojené Boundary-Scan architektuře. Popisuje, proč bylo toto rozhraní vytvořeno, jaká vznikla norma a kdo se na jejím vzniku podílel. Jedna z částí se zabývá použitím tohoto rozhraní - kde se využívá a jaké registry a instrukce vyžaduje. Jedním z cílů této práce je návrh a implementace vlastního JTAG analyzátoru. Návrh je simulován v simulátoru ModelSim a následně implementován v programovatelném hradlovém poli (FPGA).cs
dc.description.abstract-translatedThis work provides information about JTAG interface, its properties and Boundary-Scan architecture. It describes why the interface was created and who participated in it. One of the parts deals with usage of this interface - where it is used and which registers and instructions are required. This work also shows how it is possible to design and implement own JTAG analyser. Design is simulated by ModelSim simulator and then implemented in field programmable gate array (FPGA).en
dc.description.departmentKatedra informatiky a výpočetní technikycs
dc.description.resultObhájenocs
dc.format44 s.cs
dc.format.mimetypeapplication/pdf
dc.identifier52830
dc.identifier.urihttp://hdl.handle.net/11025/8666
dc.language.isocscs
dc.publisherZápadočeská univerzita v Plznics
dc.rightsPlný text práce je přístupný bez omezení.cs
dc.rights.accessopenAccessen
dc.subjecttestovánícs
dc.subjectprůmyslový standardcs
dc.subjectJTagcs
dc.subjectJTag analyzátorcs
dc.subjectboundary-scan architekturacs
dc.subjectModelSimcs
dc.subjectFPGAcs
dc.subject.translateddebugen
dc.subject.translatedindustry standarden
dc.subject.translatedJTagen
dc.subject.translatedJTag analyseren
dc.subject.translatedboundary-scan architectureen
dc.subject.translatedModelSimen
dc.subject.translatedFPGAen
dc.thesis.degree-grantorZápadočeská univerzita v Plzni. Fakulta aplikovaných vědcs
dc.thesis.degree-levelBakalářskýcs
dc.thesis.degree-nameBc.cs
dc.thesis.degree-programInženýrská informatikacs
dc.titleAnalyzátor rozhranní JTAGcs
dc.title.alternativeJTAG Analyseren
dc.typebakalářská prácecs
local.relation.IShttps://portal.zcu.cz/StagPortletsJSR168/CleanUrl?urlid=prohlizeni-prace-detail&praceIdno=52830

Files

Original bundle
Showing 1 - 4 out of 4 results
No Thumbnail Available
Name:
bakalarka.pdf
Size:
616.66 KB
Format:
Adobe Portable Document Format
Description:
Plný text práce
Download
No Thumbnail Available
Name:
A10B0390Phodnoceni.pdf
Size:
97.32 KB
Format:
Adobe Portable Document Format
Description:
Posudek vedoucího práce
Download
No Thumbnail Available
Name:
A10B0390Pposudek.pdf
Size:
92.49 KB
Format:
Adobe Portable Document Format
Description:
Posudek oponenta práce
Download
No Thumbnail Available
Name:
A10B0390Pobhajoba.pdf
Size:
66.22 KB
Format:
Adobe Portable Document Format
Description:
Průběh obhajoby práce
Download

Collections

Bachelor´s works (KIV)